Maggiore affidabilità per i chip semiconduttori grazie al calcolo strutturale

Grazie agli avanzamenti tecnologici, che stanno conducendo ad una continua riduzione delle dimensioni litografiche, i produttori di semiconduttori sono in grado di creare circuiti integrati (IC) sempre più piccoli. Ridurre il consumo di silicio senza diminuire le prestazioni affidabilistiche dei componenti può significare il risparmio di diversi milioni di dollari. Perciò, allo scopo di ottimizzare l’utilizzo dell’area di silicio, nelle più avanzate tecnologie a semiconduttore vengono implementate le cosiddette strutture “Pad Over Active” (POA), nelle quali la circuiteria attiva è presente anche nelle regioni sottostanti le aree dedicate al test e/o alla saldatura (denominate “pad”), in modo da sfruttare al meglio le proprietà di interconnessione dei diversi strati metallici impiegati. La simulazione con COMSOL Multiphysics ha consentito a STMicroelectronics di studiare gli effetti prodotti dal testing e dalla saldatura e di formulare linee guida per la progettazione di circuiti robusti.